器件3D模型

￥ 13.851

CY7C1268KV18-400BZC 数据手册 - Cypress Semiconductor（赛普拉斯）

制造商:

Cypress Semiconductor（赛普拉斯）

分类:

RAM芯片

封装:

FBGA-165

描述:

36兆位的DDR II + SRAM 2字突发架构（ 2.0周期读延迟） 36-Mbit DDR II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)

Pictures:

3D模型

符号图

焊盘图

引脚图

产品图

PDF文件:

CY7C1268KV18-400BZC 数据手册 (30 页)

查看文档

或点击图片查看大图

CY7C1268KV18-400BZC 技术参数、封装参数

类型

描述

安装方式

Surface Mount

引脚数

165 Pin

封装

FBGA-165

存取时间

0.45 ns

工作温度(Max)

70 ℃

工作温度(Min)

0 ℃

电源电压

1.7V ~ 1.9V

电源电压(Max)

1.9 V

电源电压(Min)

1.7 V

查看数据手册 >

CY7C1268KV18-400BZC 外形尺寸、物理参数、其它

类型

描述

产品生命周期

Unknown

包装方式

Tray

工作温度

0℃ ~ 70℃

查看数据手册 >

CY7C1268KV18-400BZC 符合标准

CY7C1268KV18-400BZC 数据手册

Cypress Semiconductor（赛普拉斯）

30 页 / 0.63 MByte

CY7C1268KV18-400BZC 其他数据使用手册

Cypress Semiconductor（赛普拉斯）

31 页 / 0.9 MByte

CY7C1268KV18400 数据手册

CY7C1268KV18-400BZXC 数据手册

Cypress Semiconductor（赛普拉斯）

36兆位的DDR II + SRAM 2字突发架构（ 2.0周期读延迟） 36-Mbit DDR II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)

CY7C1268KV18-400BZC 数据手册

Cypress Semiconductor（赛普拉斯）

36兆位的DDR II + SRAM 2字突发架构（ 2.0周期读延迟） 36-Mbit DDR II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)

器件 Datasheet 文档搜索

AiEMA 数据库涵盖高达 72,405,303 个元件的数据手册，每天更新 5,000 多个 PDF 文件

关联型号

热门型号